DevGang

1. 병렬 처리 개념 병렬 처리는 폰 노이만 컴퓨터 구조의 순차처리에 반대되는 구조로, I/O 채널 또는 Processor와 같은 다수의 Processor(처리기)에서 동시에 여러 작업(Process)을 처리하는 것 다수의 프로세서를 연결하여 동시에 수행을 하게 함으로써 연산 속도를 향상하고, 다수의 프로세서를 관리하기 위한 시스템 2. 병렬 컴퓨터의 분류 - 팽(Feng)의 분류 컴퓨터의 구조를 병렬 수행의 정도에 따라 분류한 방식 - 팽의 4가지 분류 WSBS(Word-Serial, Bit-Serial) - 단어별 순차, 비트 별 순차 처리. 한 번에 한 비트씩 처리하는 방식(초기의 컴퓨터) WPBS(Word-Parallel, Bit-Serial) - 단어별 병렬, 비트 별 순차 처리. M개의 단어를..

1. 인터럽트(interrupt)의 정의 인터럽트는 프로그램을 실행하는 도중에 예기치 않은 상황이 발생할 경우, 현재 실행 중인 작업을 즉시 중단하고 발생된 상황을 우선 처리한 후 실행 중이던 작업으로 복귀하여 계속 처리하는 것을 말함 Computer system에 예기치 않은 일이 발생했을 때 제어 프로그램에게 알려주는 것 인터럽트는 외부 인터럽트, 내부 인터럽트, 소프트웨어 인터럽트로 분류하는데, 외부나 내부 인터럽트는 CPU의 하드웨어에서의 신호에 의해 발생하고 소프트웨어 인터럽트는 명령어의 수행에 의해 발생함 - 인터럽트 체제의 기본 요소 인터럽트 처리 기능 인터럽트 요청 신호 인터럽트 취급 루틴 2. 인터럽트의 종류 및 발생원인 - 외부 인터럽트 외부 인터럽트는 입/출력 장치, 타이밍 장치, 전..

1. 입/출력 장치의 구성 입/출력 제어장치는 입/출력 장치와 컴퓨터 사이의 자료 전송을 제어하는 장치 제어신호의 논리적, 물리적 변환 그리고 오류를 제어함 DMA, 채널, 입/출력 컴퓨터 등이 입/출력 제어장치에 해당됨 데이터 버퍼 레지스터를 이용하여 두 장치 간의 속도 차를 조절함 2. 입/출력 인터페이스 메모리나 CPU 레지스터와 같은 내부 저장 장치와 외부 I/O 장치 간에 2진 정보를 전송하는 방법을 제공 기계적인 장치인 주변 장치와 전자적인 장치인 CPU와의 동기화, 신호 값 변환, 주변 장치와 CPU의 속도 차이를 해결하며, 각각의 주변 장치들이 서로 방해되는 일이 없도록 하는 기능 입출력 장치 인터페이스에 포함되어야 하는 하드웨어 - 데이터 레지스터, 장치의 동작 상태를 나타내는 플래그, ..

1. 연관 기억장치 (Associative Memory) 연관 기억장치는 기억장치에서 자료를 찾을 때 주소에 의해 접근하지 않고, 기억된 내용의 일부를 이용하여 Access 할 수 있는 기억장치로, CAM(Content Addressable Memory)이라고도 함 - 연관 기억장치의 특징 주소에 의해서만 접근이 가능한 기억장치보다 정보 검색이 신속함 캐시 메모리나 가상 메모리 관리 기법에서 사용하는 Mapping Table에 사용됨 메모리의 내용으로 접근(access) 할 수 있는 메모리 기억된 여러 개의 자료 중에서 주어진 특성을 가진 자료를 신속히 찾을 수 있음 * Mapping Table 메모리 계층 시스템에서 보조 기억장치의 내용을 주기억장치로 옮기는 데 필요한 것 대응 관계를 테이블로 표현하여..

1. 기억장치의 분류 2. 기억장치 계층 구조 주기억장치 > 레지스터(CPU) = load 레지스터(CPU) > 주기억장치 = store 주기억장치 > 보조기억장치 = save 보조기억장치 > 주기억장치 = load 3. 기억장치의 특성을 결정하는 요소 - 접근시간(Access time) 접근시간 = 탐색 시간(Seek time) + 대기시간(Latency Time) + 전송시간(Transmission Time) - 접근시간이 빠른 순서 Associative(연관) memory > Cache memory > main memory > magnetic disk - 사이클 시간(Cycle time) 기억장치에 접근을 위하여 판독 신호를 내고 나서 다음 판독 신호를 낼 수 있을 때까지의 시간 Cycle Time..

1. 명령 실행과 제어 - 마이크로 오퍼레이션(Micro Operation) 명령을 수행하기 위해 CPU 내의 레지스터와 플래그의 상태 변환을 일으키는 작업 제어신호 : 마이크로 오퍼레이션을 순차적으로 일어나게 하는데 필요한 신호. 마이크로 오퍼레이션은 Clock 펄스에 기준을 두고 실행 기억장치로부터 명령어를 인출하여 해독하고, 해독된 명령어를 실행하기 위해 제어 신호를 발생시키는 각 단계의 세부 동작을 말함 동기 디지털 시스템에 내장되어 있는 모든 레지스터의 타이밍은 마스트 클록 발생기에 의하여 제어됨 - 마이크로 사이클 타임(Micro Cycle Time) 마이크로 오퍼레이션 수행에 필요한 시간을 마이크로 사이클 타임이라 함 - 마이크로 사이클 타임 부여 방식 동기 고정식(Synchronous Fi..

1. 논리 연산 연산의 대상 및 결과가 ‘0’또는 ‘1’중 하나의 값을 취하는 연산(비수치적인 연산) 예> MOVE, NOT, AND, OR, 논리 SHIFT, ROTATE, COMPLEMENT, EXCLUSIVE OR 등 2. 산술 연산 연산의 대상을 수치 데이터로 간주하고 행하는 연산(수치적 연산) 예> ADD, SUBTRACT, MULTIPLY, DIVIDE, 산술 SHIFT 등 3. 주요 연산 및 기능 AND(Masking Operation) : 마스크를 이용하여 불필요한 부분을 제거 OR(Selective-Set) : 두 개의 데이터를 섞거나 일부에 삽입 XOR(Compare) : 자료의 특정 비트를 반전시키고자 하는 경우에 사용 NOT(Complement) : 각 비트의 값을 반전시키는 연산 ..

1. 주소 지정방식(Addressing Mode) 프로그램이 수행되는 동안 사용될 데이터의 위치를 지정하는 방법 설계 시 고려사항 : 표현의 효율성, 사용의 편리성, 주소 공간과 기억공간의 독립성 - 암시적(묵시적) 주소 지정 방식(Implied Addressing Mode) 주소를 지정하는 필드가 없는 0번지 명령어에서 Stack의 Top 포인터가 가리키는 Operand를 암시하여 이용함. - 즉시적 주소 지정 방식(Immediate Addressing Mode) Operand 부분에 데이터를 기억하는 방식, 기억장치를 접근하지 않음. - 직접 주소 지정 방식(Indirect Addressing Model) 명령어 주소 부분에 유효 주소 데이터가 있음, 데이터 값 범위가 제한적. - 간접 주소 지정 방..

1. 단항 연산자와 이항 연산자 단항 연산자(Unary Operator) : 피 연산자가 1개만 필요 / NOT, Complement, Shift, Rotate, MOVE 등 이항 연산자(Binary Operator) : 피 연산자가 2개 필요 / 사칙연산, AND, OR, XOR, XNOR 등 2. 스택(Stack) 자료의 삽입(Push), 삭제(Pop)가 한쪽에서 가능한 자료구조, LIFO 구조 0 주소 명령어 형식뿐 아니라 부 프로그램(서브루틴) 호출 시 복귀 주소 저장, 인터럽트 발생 시 복귀 주소 저장, 재귀(Recursive) 프로그램의 순서 제어, 역 polish 형 산술식의 처리 등에 쓰임 0-주소 명령형을 갖는 컴퓨터 구조의 원리로 스택 머신(Stack Machine)이라고도 함 3. 재..

1. 명령어(Instruction)의 구성 연산자 부(Op-Code, Operation Code 부) = 실행할 명령이 들어 있음, 연산자 부의 비트수가 n Bit 일 때 2의 n승 개의 명령어(연산자) 수행 가능 자료부(어드레스 필드, 주소부) = 실제 데이터에 대한 정보를 표시하는 부분 어드레스 필드의 크기 = 최대 메모리 용량 OP-Code 6bit이고 어드레스 필드 16bit 일 때, 최대 메모리 용량은? 64K Word (2의 16승 = 65536 = 64K 2. 연산자(OP-Code, Operation Code)의 기능 - 함수 연산 기능 중앙처리장치에서 데이터를 처리하는 기능 산술, 논리 연산 명령(ADD, AND, CPA, CPC, CLC, ROR, ROL 등) - 자료 전달 기능 중앙처리..